ร่าง v0.5 ของข้อกำหนด Peripheral Component Interconnect Express (PCIe) รุ่นที่ 8 ได้รับการเปิดเผยก่อนกำหนด ขณะที่การดำเนินการตามมาตรฐานฉบับเต็มอย่างเป็นทางการยังคงมีกำหนดในปี 2571
การเชื่อมต่อแบบ PCIe ทำหน้าที่เป็นช่องทางสำคัญในการเชื่อมต่อฮาร์ดแวร์ต่อพ่วงความเร็วสูงกับระบบโฮสต์ ปัจจุบัน ผลิตภัณฑ์สำหรับผู้บริโภคและอุตสาหกรรมที่ติดตั้งส่วนประกอบ PCIe 4.0 และ 5.0 เช่น SSD มีวางจำหน่ายทั่วไป ในขณะที่ฮาร์ดแวร์ PCIe 6.0 ยังอยู่ระหว่างการพัฒนา ข้อมูลจำเพาะขั้นสุดท้ายของ PCIe 7.0 ได้รับการเผยแพร่แล้ว และการวนซ้ำของ PCIe 8.0 อยู่ในระหว่างดำเนินการ
ความเร็วเพล็กซ์ต่อเลน
ด้วยแรงผลักดันจากปริมาณงานด้านไอทีที่ซับซ้อนมากขึ้น และความต้องการของผู้ใช้ในการประมวลผลข้อมูลที่เร็วขึ้น สถาปัตยกรรมคอมพิวเตอร์ต่างๆ รวมถึง x86, GPU, Arm และ RISC-V กำลังปรับปรุงประสิทธิภาพการประมวลผลอย่างต่อเนื่อง การอัปเกรดประสิทธิภาพต้องใช้ชิปประมวลผลเพื่อให้สามารถรับข้อมูลเข้าและส่งออกได้เร็วขึ้น ดังนั้นอุปกรณ์ต่อพ่วงจึงจำเป็นต้องเพิ่มประสิทธิภาพการดำเนินงาน และการเชื่อมต่อโครงข่ายที่เชื่อมต่อกับอุปกรณ์ต่อพ่วงเหล่านี้จะต้องเพิ่มความเร็วในการรับส่งข้อมูลเพื่อให้ทัน
ตามเนื้อผ้า PCIe ทำหน้าที่เป็นสื่อกลางในการเชื่อมต่อระหว่าง CPU และ GPU อย่างไรก็ตาม GPU ประสิทธิภาพสูงสมัยใหม่ต้องการแบนด์วิธการเชื่อมต่อที่สูงกว่า กระตุ้นให้ผู้ผลิตนำเทคโนโลยีการเชื่อมต่อระหว่างกันโดยเฉพาะ เช่น NVLink ของ Nvidia เนื่องจากเป็นมาตรฐานการเชื่อมต่อโครงข่ายหลักสำหรับซีพียูสถาปัตยกรรม x86 PCIe จึงต้องทำซ้ำๆ อยู่เสมอเพื่อให้ตรงกับการปรับปรุงประสิทธิภาพของ CPU รุ่นต่อๆ ไป
เพื่อรองรับกระแสข้อมูลที่เพิ่มสูงขึ้นภายในระบบคอมพิวเตอร์ PCIe ใหม่ทุกรุ่นจะเพิ่มความเร็วการถ่ายโอนเป็นสองเท่าของรุ่นก่อน
ลิงก์ PCIe ที่สมบูรณ์ประกอบด้วยเลนคู่ขนานหลายเลน พร้อมแบนด์วิดท์ของแต่ละเลนที่อัปเกรดสำหรับทุกรุ่น PCIe 8.0 ได้รับการตั้งค่าเพื่อให้ได้อัตราสัญญาณ 256 GT/s ต่อเลน ซึ่งเป็นสองเท่าของอัตรา 128 GT/s ของ PCIe 7.0 แผนภูมิเฉพาะแสดงให้เห็นความเร็วแบบก้าวกระโดดที่สำคัญซึ่งเกิดจากการอัปเกรดรุ่นต่างๆ
แบบร่าง v0.5 ทำหน้าที่เป็นมาตรฐานฉบับพิมพ์ครั้งแรกอย่างเป็นทางการ โดยผสานรวมผลตอบรับด้านการปรับให้เหมาะสมที่สมาชิก PCI-SIG ส่งมาหลังจากเผยแพร่ร่าง 0.3 ในเดือนกันยายน พ.ศ. 2568 องค์กรระบุว่าข้อกำหนด PCIe 8.0 ได้รับการออกแบบมาเพื่อให้แบนด์วิดท์สูงและเวลาแฝงต่ำสำหรับอุตสาหกรรมที่มีข้อมูลจำนวนมาก ครอบคลุมปัญญาประดิษฐ์ ศูนย์ข้อมูล เครือข่ายความเร็วสูง การประมวลผลแบบเอดจ์ และการประมวลผลควอนตัม
เป้าหมายการพัฒนาหลักของมาตรฐาน PCIe รุ่นที่ 8 มีการกำหนดไว้ดังนี้:
-
บรรลุอัตราบิตดิบที่ 256.0 GT/s ด้วยทรูพุตแบบสองทิศทางสูงสุด 1.0 TB/s ภายใต้การกำหนดค่า x16 แชนเนล
-
ดำเนินการวิจัยและประเมินผลเกี่ยวกับเทคโนโลยีตัวเชื่อมต่อที่เป็นนวัตกรรมใหม่
-
ตรงตามมาตรฐานที่ตั้งไว้ล่วงหน้าสำหรับเวลาแฝง การแก้ไขข้อผิดพลาดไปข้างหน้า (FEC) และความน่าเชื่อถือในการปฏิบัติงาน
-
รักษาความเข้ากันได้แบบย้อนหลังกับ PCIe รุ่นก่อนหน้าทั้งหมด
-
ปรับแบนด์วิธการรับส่งข้อมูลให้เหมาะสมผ่านการทำซ้ำและเพิ่มประสิทธิภาพโปรโตคอล
-
ใช้วิธีการทางเทคนิคที่หลากหลายเพื่อลดการใช้พลังงาน
อุปกรณ์ในตลาดมวลชนที่รองรับ PCIe 8.0 คาดว่าจะเปิดตัวตั้งแต่ปี 2030 เป็นต้นไป นอกจากนี้ อุตสาหกรรมยังได้เริ่มต้นการอภิปรายอย่างไม่เป็นทางการเกี่ยวกับ PCIe 9.0 ก่อนแผนงานการพัฒนาอย่างเป็นทางการ รุ่นต่อไปคาดว่าจะเพิ่มความเร็วการถ่ายโอนเลนเดียวเป็นสองเท่าเป็น 512 GT/s โดยร่างข้อกำหนดจะเปิดตัวในปี 2574 และเทคโนโลยีการส่งผ่านแสงคาดว่าจะมีบทบาทสำคัญในการทำซ้ำครั้งใหม่
PCI-SIG มีสมาชิกสถาบันมากกว่า 1,000 ราย สะท้อนให้เห็นถึงการประยุกต์ใช้มาตรฐานการเชื่อมต่อโครงข่าย PCIe อย่างกว้างขวาง สมาชิกที่ลงทะเบียนสามารถเข้าถึงร่าง PCIe 8.0 v0.5 ผ่านทางพื้นที่ทำงานของสมาชิกคอสเวย์ องค์กรและสถาบันที่มีคุณสมบัติเหมาะสมอื่นๆ อาจไปตามลิงก์อย่างเป็นทางการเพื่อดำเนินการลงทะเบียนสมาชิก PCI-SIG
Beijing Qianxing Jietong Technology Co., Ltd.
Sandy Yang/ผู้อำนวยการฝ่ายกลยุทธ์ระดับโลก
WhatsApp / WeChat: +86 13426366826
อีเมล: yangyd@qianxingdata.com
เว็บไซต์: www.qianxingdata.com/www.storagesserver.com
มุ่งเน้นธุรกิจ:
การจัดจำหน่ายผลิตภัณฑ์ ICT/บูรณาการระบบและบริการ/โซลูชั่นโครงสร้างพื้นฐาน
ด้วยประสบการณ์การจัดจำหน่ายด้านไอทีมากกว่า 20 ปี เราร่วมมือกับแบรนด์ชั้นนำระดับโลกเพื่อนำเสนอผลิตภัณฑ์ที่เชื่อถือได้และบริการระดับมืออาชีพ
“ใช้เทคโนโลยีเพื่อสร้างโลกอัจฉริยะ” ผู้ให้บริการผลิตภัณฑ์ ICT ที่เชื่อถือได้ของคุณ!
ข้อความของคุณจะต้องอยู่ระหว่าง 20-3,000 ตัวอักษร!
Thai
